Audio 有FPGA在“上”输出声音；“行出”；使用verilog的pin_Audio_Verilog_Fpga_Intel Fpga_Quartus

Audio 有FPGA在“上”输出声音；“行出”；使用verilog的pin

audio verilog

Audio 有FPGA在“上”输出声音；“行出”；使用verilog的pin,audio,verilog,fpga,intel-fpga,quartus,Audio,Verilog,Fpga,Intel Fpga,Quartus,我正在尝试为FPGA编写一个verilog代码，它将从嵌入式“line out”引脚输出声音。我使用Quartus II和Altera DE1 我对硬件编程还不熟悉，所以我花了太多的时间来学习基础知识。显然，我需要初始化wolfson芯片，并需要编写与之通信的内容，如下所述：它使用wolfson WM8731编解码器，手册在这里：我发现了一个例子，但不知道如何使用它：我已经找到了大量关于如何使用GPIO引脚生成声音的示例，但几乎没有任何关于WM8731使用的内容。我真的很感激你能给我

我正在尝试为FPGA编写一个verilog代码，它将从嵌入式“line out”引脚输出声音。我使用Quartus II和Altera DE1

我对硬件编程还不熟悉，所以我花了太多的时间来学习基础知识。显然，我需要初始化wolfson芯片，并需要编写与之通信的内容，如下所述：

它使用wolfson WM8731编解码器，手册在这里：

我发现了一个例子，但不知道如何使用它：

我已经找到了大量关于如何使用GPIO引脚生成声音的示例，但几乎没有任何关于WM8731使用的内容。我真的很感激你能给我的任何指导或经验

假设您使用的是Nios II和SOPC Builder或Qsys，Altera大学的程序提供了一个IP核来控制DE系列板上的音频编解码器

如果您还没有，可以在此处下载（在页面底部，列为大学程序安装程序）：

安装后，请查看

，以获得一些（可能）有用的阅读/参考

增编：
所有FPGA输入和输出均使用WM8731芯片的“数字音频接口”。FPGA上可用的引脚如下所示：

插脚A6:AUD_ADCLRCK
引脚B6:AUD_ADCDAT
插脚A5:AUD_DACLRCK
插脚B5:AUD_DACDAT
引脚A4:AUD\U BCLK
引脚B4:AUD_XCK（WM8731上的MCLK）

输出通过AUD\u DACDAT引脚发送到编解码器。
芯片的配置使用I2C地址0x34上的I2C\u SDAT
和I2C\u SCLK引脚进行读取，0x35进行写入。
FPGA没有其他引脚可用-一些用于外部连接（如麦克风或线路输入），或者根本没有连接。
有关DE1引脚分配的完整列表（可直接导入Quartus），请参阅：
假设您使用的是Nios II和SOPC Builder或Qsys，Altera University程序提供了一个IP核来控制DE系列板上的音频编解码器
如果您还没有，可以在此处下载（在页面底部，列为大学程序安装程序）：
安装后，请查看，以获得一些（可能）有用的阅读/参考

增编：
所有FPGA输入和输出均使用WM8731芯片的“数字音频接口”。FPGA上可用的引脚如下所示：

插脚A6:AUD_ADCLRCK
引脚B6:AUD_ADCDAT
插脚A5:AUD_DACLRCK
插脚B5:AUD_DACDAT
引脚A4:AUD\U BCLK
引脚B4:AUD_XCK（WM8731上的MCLK）

输出通过AUD\u DACDAT引脚发送到编解码器。
芯片的配置使用I2C地址0x34上的I2C\u SDAT
和I2C\u SCLK引脚进行读取，0x35进行写入。
FPGA没有其他引脚可用-一些用于外部连接（如麦克风或线路输入），或者根本没有连接。
有关DE1引脚分配的完整列表（可直接导入Quartus），请参阅：
假设您使用的是Nios II和SOPC Builder或Qsys，Altera University程序提供了一个IP核来控制DE系列板上的音频编解码器
如果您还没有，可以在此处下载（在页面底部，列为大学程序安装程序）：
安装后，请查看，以获得一些（可能）有用的阅读/参考

增编：
所有FPGA输入和输出均使用WM8731芯片的“数字音频接口”。FPGA上可用的引脚如下所示：

插脚A6:AUD_ADCLRCK
引脚B6:AUD_ADCDAT
插脚A5:AUD_DACLRCK
插脚B5:AUD_DACDAT
引脚A4:AUD\U BCLK
引脚B4:AUD_XCK（WM8731上的MCLK）

输出通过AUD\u DACDAT引脚发送到编解码器。
芯片的配置使用I2C地址0x34上的I2C\u SDAT
和I2C\u SCLK引脚进行读取，0x35进行写入。
FPGA没有其他引脚可用-一些用于外部连接（如麦克风或线路输入），或者根本没有连接。
有关DE1引脚分配的完整列表（可直接导入Quartus），请参阅：
假设您使用的是Nios II和SOPC Builder或Qsys，Altera University程序提供了一个IP核来控制DE系列板上的音频编解码器
如果您还没有，可以在此处下载（在页面底部，列为大学程序安装程序）：
安装后，请查看，以获得一些（可能）有用的阅读/参考

增编：
所有FPGA输入和输出均使用WM8731芯片的“数字音频接口”。FPGA上可用的引脚如下所示：

插脚A6:AUD_ADCLRCK
引脚B6:AUD_ADCDAT
插脚A5:AUD_DACLRCK
插脚B5:AUD_DACDAT
引脚A4:AUD\U BCLK
引脚B4:AUD_XCK（WM8731上的MCLK）

输出通过AUD\u DACDAT引脚发送到编解码器。
芯片的配置使用I2C地址0x34上的I2C\u SDAT
和I2C\u SCLK引脚进行读取，0x35进行写入。
FPGA没有其他引脚可用-一些用于外部连接（如麦克风或线路输入），或者根本没有连接。
有关DE1引脚分配的完整列表（可直接导入Quartus），请参阅：
但我正在寻找它的verilog代码，硬件已经存在。我还应该提出这个问题吗？@OE1-您是使用Nios II CPU（和SOPC/Qsys）还是只在硬件中工作？是的，Altera DE1使用Nios II CPU。我正在编程一个FPGA，并试图用耳机测试我的代码，以“线路输出”FPGA的端口。但我正在为它寻找一个verilog代码，硬件已经在那个里了。我还应该提出这个问题吗？@OE1-你呢