C++11 cpu如何使用'；mfence&x27；为了保护顺序一致性？
我想知道cpu是如何使用“mfence”来保护顺序一致性的，谁能告诉我呢？基本上，它只是做了一些事情，除了刷新读写内存操作的当前指令队列，以及在刷新完成之前停止处理读写内存的任何新指令 实际上，只要不修改内存，指令处理管道的各个部分都可以执行：解码、调度、地址计算、页面管理等，并且可以允许对寄存器进行任何读写，因此它没有完全刷新那么糟糕C++11 cpu如何使用'；mfence&x27；为了保护顺序一致性？,c++11,x86,cpu,atomic,C++11,X86,Cpu,Atomic,我想知道cpu是如何使用“mfence”来保护顺序一致性的，谁能告诉我呢？基本上，它只是做了一些事情，除了刷新读写内存操作的当前指令队列，以及在刷新完成之前停止处理读写内存的任何新指令 实际上，只要不修改内存，指令处理管道的各个部分都可以执行：解码、调度、地址计算、页面管理等，并且可以允许对寄存器进行任何读写，因此它没有完全刷新那么糟糕 至于他们是如何让它在硅中发生的。。。不知道。基本上，它只是做了一些事情，没有刷新任何读取或写入内存的操作的当前指令队列，并且在刷新完成之前停止处理任何读取或写入
至于他们是如何让它在硅中发生的。。。不知道。基本上，它只是做了一些事情，没有刷新任何读取或写入内存的操作的当前指令队列，并且在刷新完成之前停止处理任何读取或写入内存的新指令 实际上，只要不修改内存，指令处理管道的各个部分都可以执行：解码、调度、地址计算、页面管理等，并且可以允许对寄存器进行任何读写，因此它没有完全刷新那么糟糕
至于他们是如何让它在硅中发生的。。。不知道。对于对齐的加载和存储的顺序一致性，在x86上使用
mfencemfencemfencemfencelock incmfence在实践中，
mfencelock xchgmfencemfencemfencemfencelock incmfence实际上，
mfencelock xchgmfencemfencemfencemfenceatomic_var=1mov-dword[atomic_var]，1mfencemov-eax，1xchg[atomic_var]，eax-mno-ssexchgmfenceatomic_var=1mov-dword[atomic_var]，1mfencemov-eax，1xchg[atomic_var]，eax-mno-ssexchgmfence