If statement 比较if（）条件vhdl中的std_逻辑_向量_If Statement_Hex_Vhdl_Intel Fpga

If statement 比较if（）条件vhdl中的std_逻辑_向量

if-statement vhdl

If statement 比较if（）条件vhdl中的std_逻辑_向量,if-statement,hex,vhdl,intel-fpga,If Statement,Hex,Vhdl,Intel Fpga,我试图将计数值（标准逻辑向量）与定义的十六进制值进行比较。但我并没有像下面那样得到结果 signal count : STD_LOGIC_VECTOR(res_bits-1 DOWNTO 0):= x"0000"; --res_bits =16 signal round : STD_LOGIC_VECTOR(res_bits-1 DOWNTO 0):= x"0000"; signal cnt : STD_LOGIC_VECTOR(res_bits-1 DOWNTO 0):= x"0000"; -

我试图将计数值（标准逻辑向量）与定义的十六进制值进行比较。但我并没有像下面那样得到结果

signal count : STD_LOGIC_VECTOR(res_bits-1 DOWNTO 0):= x"0000"; --res_bits =16
signal round : STD_LOGIC_VECTOR(res_bits-1 DOWNTO 0):= x"0000";
signal cnt : STD_LOGIC_VECTOR(res_bits-1 DOWNTO 0):= x"0000"; --res_bits =16
    process(clk_50)
begin
    if (falling_edge(clk_50)) then
        t(1)<=t(0); 
        t(0)<=A;
        t(3)<=t(2); 
        t(2)<=B;
        case (temp) is
            when "0001" => cnt<= cnt + '1';
            when "0010" => cnt<= cnt - '1';
            when "1000" => cnt<= cnt + '1';     
            when "1011" => cnt<= cnt - '1';

        end case;
        count <= cnt;
        if (count = x"0320") then --if count 800
            round <= round + '1';
            cnt <= x"0000";   -- reset cnt
            count <= x"0000";   -- reset count
        end if;
    end if;
end process;

信号计数：标准逻辑向量（res_位-1降到0）：=x“0000”--res_位=16
信号轮：标准逻辑向量（res_位-1向下至0）：=x“0000”；
信号cnt:STD_逻辑_向量（res_位-1向下至0）：=x“0000”--res_位=16
工艺（clk_50）
开始
如果（下降沿（clk_50）），则
首先：你认为标准逻辑向量是什么std\U逻辑\U向量
是std\U逻辑
的数组<代码>标准逻辑

是一个已解决的

标准逻辑

std_ulogic

是一种定义数字电路中电线状态的类型。但更重要的是：

std\u逻辑[\u向量]

不是一种整数类型

如果要使用

和

运算符进行算术运算，应该使用算术类型<代码>有符号的和

无符号的

（在

数字标准

中定义）最适合于此。因此，不要使用

使用ieee.std\u logic\u arith.all

（非标准），而是使用

使用ieee.numeric\u std.all

（在标准中定义）

接下来，一些信息包括重置信号。如果您决定将

res\u位设置为17，该怎么办？然后
signal count : STD_LOGIC_VECTOR(res_bits-1 DOWNTO 0):= x"0000";

这是行不通的。因此，使用others
将所有位设置为“0”，以获得最大的灵活性。即
signal count : UNSIGNED(res_bits-1 DOWNTO 0) := (others => '0');


现在让我们看看这个过程。。。嗯。有许多分配给temp
。。。但您从未定义temp
。我帮不了你
然后看案例陈述<代码>案例（临时）为…

。我看到了1，2，4，7，8等的时间。。。但是当

temp

为例如0时会发生什么？您需要为所有可能性定义一个

when

。但是如果你不想为这些案子做任何事情呢。。。只需执行

null

！例如

case (temp) is
    when "0001" => cnt<= cnt + '1';
    [...]
    when "1110" => cnt<= cnt + '1';
    when others => null; -- <== required
end case;

然后是信号分配。应用于信号的值在下一个增量循环之前不会应用。但这个增量循环直到过程完成后才会发生。例如：

想象一下，当过程开始时，cnt=799=x“031F”和
```
temp
```
=0001”

在

case

语句中，

cnt第一件事：你认为标准逻辑向量是什么std\U逻辑\U向量
是std\U逻辑
的数组<代码>标准逻辑