Logic $signed和signed';在verilog中?

Logic $signed和signed';在verilog中?,logic,verilog,system-verilog,hdl,register-transfer-level,Logic,Verilog,System Verilog,Hdl,Register Transfer Level,verilog中的$signed和signed'有什么区别?signed'()在verilog中不存在。它存在于SystemVerilog中 §6.24.1铸造操作员: 请注意,$signed()和$unsigned()系统函数(参见11.7)分别返回与signed'()和unsigned'()相同的结果 signed'()作为具有强制转换运算符('())的功能存在 $signed()存在是为了与Verilog兼容signed'()在Verilog中不存在。它存在于SystemVerilog中

verilog中的
$signed
signed'
有什么区别?

signed'()
在verilog中不存在。它存在于SystemVerilog中

§6.24.1铸造操作员:

请注意,
$signed()
$unsigned()
系统函数(参见11.7)分别返回与
signed'()
unsigned'()
相同的结果

signed'()
作为具有强制转换运算符(
'()
)的功能存在
$signed()
存在是为了与Verilog兼容

signed'()
在Verilog中不存在。它存在于SystemVerilog中

§6.24.1铸造操作员:

请注意,
$signed()
$unsigned()
系统函数(参见11.7)分别返回与
signed'()
unsigned'()
相同的结果

signed'()
作为具有强制转换运算符(
'()
)的功能存在
$signed()
的存在是为了与Verilog兼容