Verilog 从HDL代码在FPGA上定位DSP片进行乘法
我正在Zynq芯片上实现TxRx。我的设计正在运行，但我想对其进行优化。根据报告，未使用我的DSP片。我想在DSP片上做乘法运算。我只是从FPGA开始。我的Verilog代码中是否有针对FPGA DSP片进行乘法运算的指南。在写乘法的地方我应该如何写函数Verilog 从HDL代码在FPGA上定位DSP片进行乘法,verilog,fpga,hdl,Verilog,Fpga,Hdl,我正在Zynq芯片上实现TxRx。我的设计正在运行，但我想对其进行优化。根据报告，未使用我的DSP片。我想在DSP片上做乘法运算。我只是从FPGA开始。我的Verilog代码中是否有针对FPGA DSP片进行乘法运算的指南。在写乘法的地方我应该如何写函数 您好，是的，基本上您应该使用管道寄存器，并确保您没有非法使用DSP块。一个例子是Xilinx的FPGA中的DSP寄存器没有异步复位 了解如何将Verilog中的DSP与Xilinx的FPGA结合使用的最佳方法是阅读。您将在VHDL和Verilo
您好，是的，基本上您应该使用管道寄存器，并确保您没有非法使用DSP块。一个例子是Xilinx的FPGA中的DSP寄存器没有异步复位 了解如何将Verilog中的DSP与Xilinx的FPGA结合使用的最佳方法是阅读。您将在VHDL和Verilog中找到映射到DSP的指南和示例，包括在需要时使用预加法器和累加器
您还会发现Vivado在其合成报告中有一个部分，显示了使用的每个dsp以及它们的配置方式（模式和宽度）。只要您觉得代码应该映射到DSP，就可以很容易地验证Xilinx是否真的实现了您的目标。是的，基本上您应该使用管道寄存器，并确保不使用任何非法的DSP块。一个例子是Xilinx的FPGA中的DSP寄存器没有异步复位 了解如何将Verilog中的DSP与Xilinx的FPGA结合使用的最佳方法是阅读。您将在VHDL和Verilog中找到映射到DSP的指南和示例，包括在需要时使用预加法器和累加器
您还会发现Vivado在其合成报告中有一个部分，显示了使用的每个dsp以及它们的配置方式（模式和宽度）。只要您觉得代码应该映射到DSP，就可以很容易地验证Xilinx是否真的实现了您的目标。是的，基本上您应该使用管道寄存器，并确保不使用任何非法的DSP块。一个例子是Xilinx的FPGA中的DSP寄存器没有异步复位 了解如何将Verilog中的DSP与Xilinx的FPGA结合使用的最佳方法是阅读。您将在VHDL和Verilog中找到映射到DSP的指南和示例，包括在需要时使用预加法器和累加器
您还会发现Vivado在其合成报告中有一个部分，显示了使用的每个dsp以及它们的配置方式（模式和宽度）。只要您觉得代码应该映射到DSP，就可以很容易地验证Xilinx是否真的实现了您的目标。是的，基本上您应该使用管道寄存器，并确保不使用任何非法的DSP块。一个例子是Xilinx的FPGA中的DSP寄存器没有异步复位 了解如何将Verilog中的DSP与Xilinx的FPGA结合使用的最佳方法是阅读。您将在VHDL和Verilog中找到映射到DSP的指南和示例，包括在需要时使用预加法器和累加器
您还会发现Vivado在其合成报告中有一个部分，显示了使用的每个dsp以及它们的配置方式（模式和宽度）。每当您觉得您的代码应该映射到DSP时，就可以很容易地验证Xilinx是否确实实现了您的预期功能。感谢您提供我的信息。我看到了那个报告，这就是为什么我想优化设计。因为基于报告的LUT切片利用率很高，而DSP切片根本没有利用：（感谢您提供我的信息。我看到了该报告，这就是我想要优化设计的原因。因为基于报告的LUT切片利用率很高，而DSP切片根本没有利用：（感谢您向我提供信息。我看到了该报告，这就是我想要优化设计的原因。因为基于该报告，LUT片的利用率很高，而DSP片根本没有利用：（感谢您向我提供信息。我看到了该报告，这就是我想要优化设计的原因。因为基于该报告，LUT片的利用率很高，而DSP片根本没有利用：(