Fatal编程技术网
  • verilog/
  • 3'；bzzz在verilog中代表什么？

3'；bzzz在verilog中代表什么？

verilog

3'；bzzz在verilog中代表什么？,verilog,hardware-programming,Verilog,Hardware Programming,我有以下代码，但我不知道3'bzzz代表什么： `timescale 1ns / 1ps module reg_tercer_estado(entrada,hab,salida); input [2:0] entrada; input hab; output [2:0] salida; reg [2:0] auxsalida; always @(entrada) begin case (hab) 1'b0: auxsalida=entrada; 1'b1: auxsal

我有以下代码，但我不知道
3'bzzz
代表什么：

`timescale 1ns / 1ps
module reg_tercer_estado(entrada,hab,salida);
input [2:0] entrada;
input hab;
output [2:0] salida;
reg [2:0] auxsalida;

always @(entrada)
begin
    case (hab)
    1'b0: auxsalida=entrada;
    1'b1: auxsalida=3'bzzz;
    endcase
end

assign salida=auxsalida;

endmodule
根据“Verilog的HDL编译器”手册，
3'bzzz
是3位数字，
z
是“断开”或“高阻抗”的条件，并且它也是不可合成的

因此，
3'bzzz
表示所有三位都处于断开状态的3位值。

一个更正：
z
在声明三态驱动程序时可合成。示例
assign salida=（hab==1'b0）？entrada:3'bzzz