Warning: file_get_contents(/data/phpspider/zhask/data//catemap/8/meteor/3.json): failed to open stream: No such file or directory in /data/phpspider/zhask/libs/function.php on line 167

Warning: Invalid argument supplied for foreach() in /data/phpspider/zhask/libs/tag.function.php on line 1116

Notice: Undefined index: in /data/phpspider/zhask/libs/function.php on line 180

Warning: array_chunk() expects parameter 1 to be array, null given in /data/phpspider/zhask/libs/function.php on line 181
是否有返回reg/logic长度的系统verilog任务？_Verilog_Fpga_System Verilog_Synthesis - Fatal编程技术网
Fatal编程技术网
  • verilog/
  • 是否有返回reg/logic长度的系统verilog任务？

是否有返回reg/logic长度的系统verilog任务？

verilog system-verilog

是否有返回reg/logic长度的系统verilog任务？,verilog,fpga,system-verilog,synthesis,Verilog,Fpga,System Verilog,Synthesis,如果能从C中获得类似于sizeof（）的东西就好了。不用说，我不希望它是可合成的。$bits（variable）就是您想要的。$size表示给定维度中的位数$bits用于总位数计数。有关更多详细信息，请参阅链接。

如果能从C中获得类似于sizeof（）的东西就好了。不用说，我不希望它是可合成的。

$bits（variable）
就是您想要的。

$size
表示给定维度中的位数
$bits
用于总位数计数。有关更多详细信息，请参阅链接。