Verilog 如何使用触发器输出作为复位信号的输入

我把3D人字拖放在柜台上。一旦达到5 101，我想用或门将FF复位输入设置为高

重置为低激活状态

这几乎可以工作，但是，当我最初运行程序时，触发器的Q输出都是未知的，因此，最初，复位输入是低到或门。但是，因为最初Q输出是未知的，所以到或门的输入是未知的。一个0和一个未知的输入到或门给出一个未知的输出，到触发器的R。触发器不知道该做什么，所以Q是未知的，这只是创建了一个未知的循环

这有意义吗？基本上，我需要一种方法来初始重置触发器，以便在Qs上获得有效输出，否则它们都将是x。一旦FFs复位，Qs将持续0秒，电路应正常工作

有人知道怎么做吗

我想做的是：将计数器设置为5，然后将重置值保持在高位

---

门级代码可选，不需要看它我知道它非常混乱和糟糕，但请忽略：NAND30 U53基本上是图中的或门，而不是1对1的代码。问题是，co4和co5是未知的，因为它们依赖于输出q1、q2和q3。dreset13是从与非门到FFs的输出。

在模拟的时间0时，将复位输入设置为1，而不是0。然后，在延迟（可能是几个时钟周期）后，将Reset设置为0。这会将3个触发器重置为0

复位信号R和reset的名称表示激活的高电平复位，这意味着当信号为1时复位被断言，当信号为0时解除断言

---

您错误地提到重置处于低激活状态。。这与你的电路相矛盾。有源低电平复位信号通常会有一个_N后缀，FF端子会像逆变器一样使用一个小圆圈。

因此，当计数器达到5时，我想将计数器输出循环回或门。这意味着到或门的复位输入将无关紧要，因为另一个输入将是高的，所以或门的输出将是高的。输出馈入FF复位输入，并始终保持高电平。我还将使用预设输入将其保持在5。