Verilog编译器如何解释加法
我知道Verilog有一个算术加法运算符。如果我在构建加法器，我应该自己制作还是使用它？在我的处理器中，哪一个性能更好？对于模拟，加法运算符的行为将符合标准，并且应该可以使用，除非您有理由模拟特定的加法器实现 对于合成，您得到的取决于您的合成工具和最终的硬件平台。例如，FPGA通常有专门的加法逻辑，使用Verilog加法运算符应该自动利用这一点Verilog编译器如何解释加法,verilog,Verilog,我知道Verilog有一个算术加法运算符。如果我在构建加法器，我应该自己制作还是使用它？在我的处理器中，哪一个性能更好？对于模拟，加法运算符的行为将符合标准，并且应该可以使用，除非您有理由模拟特定的加法器实现 对于合成，您得到的取决于您的合成工具和最终的硬件平台。例如，FPGA通常有专门的加法逻辑，使用Verilog加法运算符应该自动利用这一点 如果您的硬件需要极高的性能，那么直接使用可用的原语可能会做得更好。虽然add是一种非常常见的操作，合成应该能够很好地处理大多数用例。如果我在晶圆上得到它
如果您的硬件需要极高的性能，那么直接使用可用的原语可能会做得更好。虽然add是一种非常常见的操作，合成应该能够很好地处理大多数用例。如果我在晶圆上得到它怎么办？我的学校可以访问一个晶圆厂，我想设计我的处理器。你应该直接问晶圆厂，因为他们可能有他们想要你使用的库。如果非要我猜的话，一个简单的add应该可以与
+