Quartus RTL查看器参数与VHDL代码不同步。错误(10344)VHDL

Quartus RTL查看器参数与VHDL代码不同步。错误(10344)VHDL,vhdl,fpga,face-detection,quartus,Vhdl,Fpga,Face Detection,Quartus,我正在通过引用“”的项目来完成我的项目。我计划将OV7670摄像机更换为Terasic-D5M摄像机。我尝试将输入参数位从8位更改为12位,但显示错误10344。 我更改了顶级实体中的参数和连接的函数输入。我使用Quartus RTL查看器进行了检查,它显示管脚名称已更改,但参数保持为旧值(8位)。 有人知道导致我无法更改参数的问题或任何预设吗? 谢谢。错误10344是由于位范围不匹配造成的,您似乎已经修复了这一问题,您可以编译它并查看新的RTL 但是,如果您不使用额外的4位,则在编译/合成期间

我正在通过引用“”的项目来完成我的项目。我计划将OV7670摄像机更换为Terasic-D5M摄像机。我尝试将输入参数位从8位更改为12位,但显示错误10344。 我更改了顶级实体中的参数和连接的函数输入。我使用Quartus RTL查看器进行了检查,它显示管脚名称已更改,但参数保持为旧值(8位)。 有人知道导致我无法更改参数的问题或任何预设吗?
谢谢。

错误10344是由于位范围不匹配造成的,您似乎已经修复了这一问题,您可以编译它并查看新的RTL

但是,如果您不使用额外的4位,则在编译/合成期间将对其进行优化

要将摄像头数据从8位更改为12位,您需要更改以下信号的位范围,并根据新摄像头的技术规格使用所有位:

  • ov7670_数据
  • d
  • locked\u d
  • d_闩锁
  • dout
还要注意新摄像头可能不同的
ov7670_pwdn
ov7670_reset
和其他摄像头控制信号

正如您所发现的,尝试更改现有摄影机控制器以控制新摄影机即使不是不可能,也是很困难的

因此,最好将现有控制器替换为

顶层文件 第78行:

ov7670_数据:标准逻辑向量(7到0);
第522行:

Inst_ov7670_捕获:ov7670_捕获端口映射(
pclk=>OV7670U pclk,
捕获=>拍摄快照,
vsync=>ov7670vsync,
href=>ov7670_href,
d=>ov7670_数据,
地址=>来自ov7670捕获的图像地址,
dout=>来自ov7670捕获的图像数据,
we=>来自ov7670的图像捕捉,
忙=>ov7670\u捕获\u忙
);
ov7670_capture.vhd
实体ov7670\u捕获是
端口(pclk:标准逻辑中;
捕获:在STD_逻辑中;--从按钮接收信号以开始单帧捕获
vsync:标准逻辑中;
href:in STD_逻辑;
d:标准逻辑向量(7到0);
地址:输出标准逻辑向量(16至0);
dout:输出标准逻辑向量(11向下至0);
我们:走出标准逻辑;
忙:输出标准逻辑
);
结束ov7670_捕获;
第33行:

信号d_锁存器:标准逻辑向量(15向下至0):=(其他=>'0');
第41行:

信号锁存d:STD_逻辑向量(7到0):=(其他=>'0');
第48行:


谢谢你的回答。我已将ov7670_数据更改为12位(top.vhd)d到12位(ov7670_capture.vhd),并将ov7670_capture.vhd编辑为…--阴郁的