目标(变量)在VHDL中不是信号错误
我有这段代码目标(变量)在VHDL中不是信号错误,vhdl,Vhdl,我有这段代码 function func (k1, k2 : in bit_vector) return bit_vector is variable result : bit_vector(1 to 32); begin for i in 0 to 31 loop result(i) <= k1(i); end loop; return result; end func; 函数fu
function func (k1, k2 : in bit_vector) return bit_vector is
variable result : bit_vector(1 to 32);
begin
for i in 0 to 31 loop
result(i) <= k1(i);
end loop;
return result;
end func;
函数func(k1,k2:位向量中)返回位向量为
可变结果:位_向量(1到32);
开始
对于0到31循环中的i
结果(i)分配给变量时使用:=
作为:
result(i) := k1(i);
使用