Vhdl 使用伽罗瓦表的里德-所罗门
我对reed-solomon算法的实现有一个想法。但在reed-solomon中，乘法器和除法器大量出现，需要在硬件上实现。我在谷歌上搜索了一下，然后找到了Galois的表格 伽罗瓦表的思想是使用对数表和逆对数表来实现乘法器和除法器（将其更改为查找表，然后可以使用加法器和减法器）Vhdl 使用伽罗瓦表的里德-所罗门,vhdl,verilog,fpga,Vhdl,Verilog,Fpga,我对reed-solomon算法的实现有一个想法。但在reed-solomon中，乘法器和除法器大量出现，需要在硬件上实现。我在谷歌上搜索了一下，然后找到了Galois的表格 伽罗瓦表的思想是使用对数表和逆对数表来实现乘法器和除法器（将其更改为查找表，然后可以使用加法器和减法器） 我想知道我能在FPGA架构中实现它吗？它需要很多资源吗 我没有实现这个特定的算法，但我知道您描述的解决方案类型。表驱动对数对于FPGA来说无疑是一种合理的方法。您需要一个具有大量内部块RAM内存容量的FPGA 这可以在
我想知道我能在FPGA架构中实现它吗？它需要很多资源吗 我没有实现这个特定的算法，但我知道您描述的解决方案类型。表驱动对数对于FPGA来说无疑是一种合理的方法。您需要一个具有大量内部块RAM内存容量的FPGA 这可以在FPGA上实现吗？也许，在某种程度上。合适吗？我建议您构建一个小型实现或完整实现的子集。注意通过扩展实现所消耗的资源和原因
我也要退房。在谷歌上快速搜索“opencores galois表”获得了一些成功。我还没有实现这个特定的算法，但我知道您描述的解决方案类型。表驱动对数对于FPGA来说无疑是一种合理的方法。您需要一个具有大量内部块RAM内存容量的FPGA 这可以在FPGA上实现吗？也许，在某种程度上。合适吗？我建议您构建一个小型实现或完整实现的子集。注意通过扩展实现所消耗的资源和原因
我也要退房。在谷歌上快速搜索“opencores galois table”获得了一些成功。是的，您可以在FPGA中以这种方式实现它（可能包括我在内的人都这样做了）。这实际上是在硬件和软件中对适当大小的galois字段执行此操作的标准方法。是的，您可以在FPGA中以这种方式实现它（可能包括我在内的人已经这样做了）。这实际上是在硬件和软件中为大小合适的galois字段执行此操作的标准方法。