Xilinx ise xilinx virtex 5板部分重新配置的起点_Xilinx Ise_Vivado

Xilinx ise xilinx virtex 5板部分重新配置的起点

Xilinx ise xilinx virtex 5板部分重新配置的起点,xilinx-ise,vivado,Xilinx Ise,Vivado,一、我将学习使用部分重新配置的xilinx板。我读过xilinx指南，了解ISE、提前计划和vivado。但对于开始，我找不到任何例子。是否有简单的开始示例代码？ xilinx用户指南（ug720）中编写了部分重新配置项目的步骤，但没有任何verilog或vhdl代码来进行合成和继续！有没有简单的代码可以从它们开始您可以从不同的计数器设计开始。计数器作为时钟分频器工作，产生2.0、1.0和0.5 Hz信号，并显示在LED上每个计数器都是一个可重新配置的设计，顶部模块表示计数器输出到LED

一、我将学习使用部分重新配置的xilinx板。我读过xilinx指南，了解ISE、提前计划和vivado。但对于开始，我找不到任何例子。是否有简单的开始示例代码？

xilinx用户指南（ug720）中编写了部分重新配置项目的步骤，但没有任何verilog或vhdl代码来进行合成和继续！有没有简单的代码可以从它们开始

您可以从不同的计数器设计开始。计数器作为时钟分频器工作，产生2.0、1.0和0.5 Hz信号，并显示在LED上

每个计数器都是一个可重新配置的设计，顶部模块表示计数器输出到LED引脚的映射。因此，如果重新配置工作正常，频率应等于所选的部分设计

现在，您可以扩展您的设计并添加DCM/MMCMs、块内存或其他任何东西。

Thanx感谢您的帮助。正如您所说，我写了两个计数器。还有一个问题吗？如何自动交换分区。我按提前计划设计了计数器，现在我有3个模块，但我不知道如何控制它们的交换？你应该在这个网站上以自己的问题提问每个问题，以便更多的人看到你的新问题。