If statement VHDL如何在if语句中具有多个条件

If statement VHDL如何在if语句中具有多个条件,if-statement,vhdl,If Statement,Vhdl,我试图做一个if语句,检查bet_target是否是许多数字中的一个,代码如下所示: bet_target : in unsigned(5 downto 0); if (bet_target = 1 or bet_target = 2 or bet_target = 3) then --do stuff end if; 下注目标是6个开关的二进制0到36之间的任意数字。有没有一种更为压缩的方式来编写这样的语句 谢谢如果您使用的是IEEE软件包数字标准,您可以使用中

我试图做一个if语句,检查bet_target是否是许多数字中的一个,代码如下所示:

bet_target : in unsigned(5 downto 0);

if (bet_target = 1 or bet_target = 2 or bet_target = 3) then
            --do stuff  
end if;
下注目标是6个开关的二进制0到36之间的任意数字。有没有一种更为压缩的方式来编写这样的语句


谢谢

如果您使用的是IEEE软件包数字标准,您可以使用中的比较

if bet_target >= 0 and bet_target <= 36 then
    ...

如果bet\u target>=0和bet\u target,您可能会发现这个答案很有用:
if bet_target <= 36 then
    -- do something

end if;