Verilog 为什么摩尔电路比米利电路需要额外的状态_Verilog

Verilog 为什么摩尔电路比米利电路需要额外的状态

verilog

Verilog 为什么摩尔电路比米利电路需要额外的状态,verilog,Verilog,我一直在用verilog编写fsm。为什么摩尔fsm比米利fsm需要额外的状态。有人能解释我吗？。提前感谢由于在摩尔FSM中，可能的输出组合数等于状态数，而在Mealy FSM中，可能的输出组合数等于状态数的平方考虑一个具有1个输入和2个输出的FSM。对于Moore FSM，对于要驱动的所有输出组合，您需要4种状态，例如： STATE OUTPUTS A 00 B 01 C 10 D 11 STATE INPUT OUTPUTS

我一直在用verilog编写fsm。为什么摩尔fsm比米利fsm需要额外的状态。有人能解释我吗？。提前感谢

由于在摩尔FSM中，可能的输出组合数等于状态数，而在Mealy FSM中，可能的输出组合数等于状态数的平方

考虑一个具有1个输入和2个输出的FSM。对于Moore FSM，对于要驱动的所有输出组合，您需要4种状态，例如：

STATE  OUTPUTS
  A      00
  B      01
  C      10
  D      11

STATE  INPUT  OUTPUTS
  A      0      00
  A      1      10
  B      0      01
  B      1      11

使用Mealy FSM，仅在两种状态下即可驱动FSM的所有4种输出组合，例如：

STATE  OUTPUTS
  A      00
  B      01
  C      10
  D      11

STATE  INPUT  OUTPUTS
  A      0      00
  A      1      10
  B      0      01
  B      1      11

因此，假设满足FSM的规范，Mealy机器需要2个状态，而Moore机器需要4个状态