Fatal编程技术网
  • verilog/
  • Verilog 如何使用$assertoff禁用层次结构中某个级别以下的断言

Verilog 如何使用$assertoff禁用层次结构中某个级别以下的断言

verilog system-verilog

Verilog 如何使用$assertoff禁用层次结构中某个级别以下的断言,verilog,system-verilog,formal-verification,system-verilog-assertions,Verilog,System Verilog,Formal Verification,System Verilog Assertions,我想禁用不同块中的某些断言。这些块是使用参数生成的，因此它们的路径并不总是相同的，并且可能存在块的多个实例化（和断言）。是否有一种方法可以“通配符”路径和具有特定名称的所有断言 注意，我不想禁用同一块中的所有断言，只禁用某些断言 例如，更换： $assertoff(0, genblk1.a_block.b_block.c_block[0].A_ASSERTION); $assertoff(0, genblk1.a_block.b_block.c_block[1].A_ASSERTION); $a

我想禁用不同块中的某些断言。这些块是使用参数生成的，因此它们的路径并不总是相同的，并且可能存在块的多个实例化（和断言）。是否有一种方法可以“通配符”路径和具有特定名称的所有断言

注意，我不想禁用同一块中的所有断言，只禁用某些断言

例如，更换：

$assertoff(0, genblk1.a_block.b_block.c_block[0].A_ASSERTION);
$assertoff(0, genblk1.a_block.b_block.c_block[1].A_ASSERTION);
$assertoff(0, genblk3.a_block.b_block.c_block[0].A_ASSERTION);
在以下几行中：

$assertoff(0, *A_ASSERTION);
不能使用字符串或通配符从SystemVerilog语言中访问分层路径。当禁用某些优化时，大多数工具通过命令行提供字符串访问。查看工具用户手册中的等效命令

不能使用字符串或通配符从SystemVerilog语言中访问层次结构路径。当禁用某些优化时，大多数工具通过命令行提供字符串访问。查看工具用户手册中的等效命令

你也可以用vpi函数来做。你也可以用vpi函数来做。