Verilog 锁存器对时钟周期的一半是透明的。方法

我正在读一本使用verilog编码和RTL合成的数字逻辑设计书。有一句话我不清楚——锁存器对时钟周期的一半是透明的。意味着什么

• “透明”意味着输入端的信号变化直接传递到输出端。（尽管信号通过逻辑不可避免地会延迟）

• 锁存通常有输入、输出和启用。如果锁存器是“已启用”的，则它是“透明的”：输入端的信号更改将直接传递到输出端

使用上面的两个语句，书中的这句话只有当您有一个锁存器，其中enable连接到一个时钟时才是真的。（仅当时钟具有50/50占空比时：-）

因此，这个句子一般不能被看作是正确的。
例如，这里是TI的SN7475数据表的一部分，它是一个有四个锁存器但没有时钟的设备。 “C”端口是启用端口。 您可以看到，如果C为高，则D输入会转到Q和Q_栏。如果将C连接到时钟，则当时钟处于高位时，锁存器将是透明的，因此50/50时钟的时钟周期为一半

---

我完全清楚他在问什么。然而，问题应该在电子交易上。