Verilog模块或VHDL实体中的最大端口数

出于好奇，Verilog模块或VHDL实体中的最大端口数是否受到其标准的限制

SystemVerilog在23.2.2端口声明中说

实现可能会限制模块中的最大端口数 定义，但限制应至少为256

Verilog LRM在12.3.3端口声明中也说明了同样的情况

实际上，除非您使用某种类型的代码生成器（或者您非常喜欢键入），否则您不太可能超过此限制。

SystemVerilog在23.2.2端口声明中说

实现可能会限制模块中的最大端口数 定义，但限制应至少为256

Verilog LRM在12.3.3端口声明中也说明了同样的情况

---

实际上，除非您使用某种代码生成器（或者您喜欢键入大量代码），否则您不太可能超过此限制。

在VHDL语言中，端口数没有限制。目标设备或合成工具可能存在限制。你的问题听起来像是一个问题，也许你可以描述一下你所关心的事情。在VHDL语言中，端口的数量没有限制。目标设备或合成工具可能存在限制。你的问题听起来像是一个问题，也许你可以描述一下你在做什么，你有什么担心。