Fatal编程技术网
  • vhdl/
  • 为什么我和我的朋友对相同的VHDL代码有不同的技术原理图？

为什么我和我的朋友对相同的VHDL代码有不同的技术原理图？

vhdl

为什么我和我的朋友对相同的VHDL代码有不同的技术原理图？,vhdl,lookup-tables,xilinx-ise,Vhdl,Lookup Tables,Xilinx Ise,我们正在使用全加器实现一个4位乘法器 这是我第一次使用Xilinx，另外我对查找表也不太了解 为什么我会得到不同的技术示意图视图？LUT2和LUT4之间的区别是什么？LUT2是一个有2个输入的查找表，LUT4是一个有4个输入的查找表。 您得到的结果很可能不同，因为您使用了不同的设置或合成策略。典型的设置或合成策略用于在区域使用和计时之间进行权衡，因此可以得到不同的结果。在任何情况下，AFAIK都不能为合成PR过程创建可复制的构建 我希望这能有所帮助。 再见。。此外，我们两人都在使用Xilin

我们正在使用全加器实现一个4位乘法器

这是我第一次使用Xilinx，另外我对查找表也不太了解

为什么我会得到不同的技术示意图视图？LUT2和LUT4之间的区别是什么？

LUT2是一个有2个输入的查找表，LUT4是一个有4个输入的查找表。 您得到的结果很可能不同，因为您使用了不同的设置或合成策略。典型的设置或合成策略用于在区域使用和计时之间进行权衡，因此可以得到不同的结果。在任何情况下，AFAIK都不能为合成PR过程创建可复制的构建

我希望这能有所帮助。
再见。

。此外，我们两人都在使用Xilinx ISE 9.2i。为什么一个称为乘法器，另一个称为MULTIPLIER_MM_M？也许你们两人是为不同的目标设备编译的？不同的FPGA芯片有不同的内部结构，输出必然会反映这些差异。正如@jasonharper所指出的，看起来这些是针对不同的设备的。一个单独使用2个输入LUT，另一个使用2/3/4个输入LUT的组合lookups@jasonharper所以我们可以为不同的目标设备提供相同的RTL视图？因为我的朋友和我的RTL视图是相同的，但只是在原理图视图中有所不同。