VHDL，使用算术&；“中的变量”；到底是什么；？_Vhdl

VHDL，使用算术&；“中的变量”；到底是什么；？

vhdl

VHDL，使用算术&；“中的变量”；到底是什么；？,vhdl,Vhdl,快速的VHDL问题，由于笔记本电脑死机，我目前无法访问Xilinx，因此无法测试我想知道是否可以在“downto”语句中使用变量和算术，例如： proc: process (x) begin y <= z(x downto 0) & z(7 downto x); end process; proc:process（x）开始 y是，仅供参考。数组允许整数表达式作为范围端点的定义。我的猜测是，它将合成一个大而难看的多路复用器，而不是一个简单的移位寄存器，看起来像是你正在尝试创

快速的VHDL问题，由于笔记本电脑死机，我目前无法访问Xilinx，因此无法测试

我想知道是否可以在“downto”语句中使用变量和算术，例如：

proc: process (x)
begin
  y <= z(x downto 0) & z(7 downto x);
end process;

proc:process（x）
开始
y是，仅供参考。数组允许整数表达式作为范围端点的定义。
我的猜测是，它将合成一个大而难看的多路复用器，而不是一个简单的移位寄存器，看起来像是你正在尝试创建的。
死链接，也许某个地方有一个新的？