Vhdl 更改某些文件后，启动新模拟的最小编译步骤是什么？_Vhdl_Intel Fpga

Vhdl 更改某些文件后，启动新模拟的最小编译步骤是什么？

vhdl

Vhdl 更改某些文件后，启动新模拟的最小编译步骤是什么？,vhdl,intel-fpga,Vhdl,Intel Fpga,这个问题是关于Altera Quartus的。假设我有一个几乎没有实体的bdf文件。每个实体都有自己的VHDL文件。我在一个实体中发现了一个bug并修复了它（编辑了一个vhdl文件）。启动新模拟的最小编译步骤是什么？这取决于编译器有多聪明如果您的实体和架构在同一个文件中，那么在大多数情况下，重新编译架构也会“接触”实体，这意味着实例化该实体的任何架构也需要重新编译（依此类推）如果将实体拆分为一个单独的文件，则（假设您仅对体系结构进行更改）只需使用中的体系结构重新编译该文件。在开发过程中，我经

这个问题是关于Altera Quartus的。假设我有一个几乎没有实体的bdf文件。每个实体都有自己的VHDL文件。我在一个实体中发现了一个bug并修复了它（编辑了一个vhdl文件）。启动新模拟的最小编译步骤是什么？

这取决于编译器有多聪明

如果您的

实体

和

架构

在同一个文件中，那么在大多数情况下，重新编译

架构

也会“接触”实体，这意味着实例化该

实体

的任何

架构

也需要重新编译（依此类推）

如果将

实体

拆分为一个单独的文件，则（假设您仅对

体系结构

进行更改）只需使用中的

体系结构

重新编译该文件。在开发过程中，我经常这样做，以加快编译/模拟/编辑周期

（我知道您使用的是QURTU，但使用Modelsim时，您可以传递一个

-只需一个

开关，使其只编译

架构

s，这样就可以在不将内容拆分为多个文件的情况下实现相同的功能。您可以使用Quartus来实现类似的功能）这取决于编译器有多聪明