Embedded 接收/发送FIFO与UART中的数据寄存器

您能告诉我接收/发送FIFO和UART中的数据寄存器有什么区别吗

---

这是我第一次为UART开发驱动程序代码，也是我第一次遇到这种情况。我真的无法理解其中的区别。请帮帮我

一旦写入传输数据寄存器，字节将进入传输FIFO，直到物理线路准备好传输

---

另一种方法是相同的，数据来自物理线路，然后进入接收FIFO，等待用户代码通过读取接收到的数据寄存器来收集数据。

一旦写入传输数据寄存器，字节将进入传输FIFO，它将位于那里，直到物理线路准备好传输

---

另一种方法是相同的，数据来自物理线路，然后进入接收FIFO，等待用户代码通过读取接收的数据寄存器来收集数据。

UART中的FIFO先进先出缓冲区是硬件实现的接收或传输数据队列。您不直接访问FIFO，而是读取或写入数据寄存器，并且该数据从队列头自动读取或写入

FIFO可以提高链路效率，因为它允许软件数据读/写定时发生变化，同时保持物理链路上的流数据

当FIFO被禁用或对于没有FIFO的UART，只有两个字节的缓冲-移位寄存器和数据寄存器。对于输入数据，如果软件在收到新数据之前未及时读取数据寄存器，则会覆盖该数据并丢失数据。同样对于传输，如果数据写入速度不如传输速度快，则链路的全部带宽和效率可能无法实现

---

FIFO可能在没有确定实时性能的系统上最有用，在这种情况下，可能无法保证UART的及时服务，例如运行Windows等通用操作系统的Desjktop PC，但是在使用缓冲中断驱动串行I/O的嵌入式系统上，在许多情况下，对于低到中等的数据速率，FIFO可能不是完全必要的。在微控制器上，缺少FIFO的UART通常支持DMA，而DMA可以更有效地管理大型流数据突发。

UART中的FIFO先进先出缓冲区是硬件实现的接收或传输数据队列。您不直接访问FIFO，而是读取或写入数据寄存器，并且该数据从队列头自动读取或写入

FIFO可以提高链路效率，因为它允许软件数据读/写定时发生变化，同时保持物理链路上的流数据

当FIFO被禁用或对于没有FIFO的UART，只有两个字节的缓冲-移位寄存器和数据寄存器。对于输入数据，如果软件在收到新数据之前未及时读取数据寄存器，则会覆盖该数据并丢失数据。同样对于传输，如果数据写入速度不如传输速度快，则链路的全部带宽和效率可能无法实现

---

FIFO可能在没有确定实时性能的系统上最有用，在这种情况下，可能无法保证UART的及时服务，例如运行Windows等通用操作系统的Desjktop PC，但是在使用缓冲中断驱动串行I/O的嵌入式系统上，在许多情况下，对于低到中等的数据速率，FIFO可能不是完全必要的。在微控制器上，缺少FIFO的UART通常支持DMA，而DMA可以更有效地管理大型流数据突发。

您好，欢迎使用Stackoverflow。这个地方不是代码工厂。请提供您的问题和示例代码，或者您认为什么可行，什么不可行。如果你先做了一些工作，人们会更容易帮助你。还可以添加更多相关标签，使您的问题接触到更多用户，这可能会对您有所帮助。当询问诸如UART之类的外围设备中的特定寄存器时，指定硬件平台非常有用，因为不同设备使用的寄存器差异很大。您好，欢迎使用Stackoverflow。这个地方不是代码工厂。请提供您的问题和示例代码，或者您认为什么可行，什么不可行。如果你先做了一些工作，人们会更容易帮助你。还可以添加更多相关标签，使您的问题接触到更多可能对您有帮助的用户。当询问诸如UART之类的外围设备中的特定寄存器时，指定硬件平台非常有用，因为不同设备使用的寄存器有很大的差异。