在VHDL中将SystemC中的信号延迟指定为后面的子句
我在SystemC中遇到一个问题，试图在一段时间后写入一个信号 考虑以下几点：在VHDL中将SystemC中的信号延迟指定为后面的子句,vhdl,systemc,Vhdl,Systemc,我在SystemC中遇到一个问题，试图在一段时间后写入一个信号 考虑以下几点： process (clk) begin -- Updating my signal, out signal, in order to get result, but after a certain delay. signal1 <= '0' after 2 ns; 过程（clk） 开始 --更新我的信号，输出信号，以获得结果，但经过一定的延迟。 信号1我认为你可以等待（2，SC\
process (clk)
begin
-- Updating my signal, out signal, in order to get result, but after a certain delay.
signal1 <= '0' after 2 ns;
过程（clk）
开始
--更新我的信号，输出信号，以获得结果，但经过一定的延迟。
信号1我认为你可以等待（2，SC\NS）在SC_线程
s中，但不是在SC_方法
s中。（好吧，在SC_方法s中不允许wait
）我已经忘记了SC语法，但它应该类似于GBL，write
函数应该采用可选的延迟参数，比如mysig.write（0，2*scns）在GBL中是mysig.Write（0，2*ns）或替代语法：mysig（2*ns）=0否您不能在SC\u方法中使用等待
wait（）
函数在当前光纤上调用yeild，并且没有切换到何处，因此会导致崩溃。我有同样的问题，无法找到Gene在谈论什么。最后我做这件事的方式是一个单独的wait（）语句，后跟赋值。
SC_CTOR(MyModule) {
SC_METHOD(mymethod);
sensitive << ....
}
void mymethod() {
mysig = '0'; // HOW TO SAY AFTER 2 NS?????????
}