Algorithm Galois VS Fibonacci LFSR，更加计算机友好，但还有什么？

根据维基百科上的页面

除此之外，Galois LFSR更为计算机友好， 你能告诉我使用伽罗瓦数比斐波那契数有什么真正的优势吗

换句话说，我已经对斐波那契LFSR的结果感到满意，但在什么方面伽罗瓦LFSR可以更好呢

---

谢谢：-）

输出序列完全相同（对于给定的多项式）。唯一的区别是实现。如果在CPU中实现LFSR，那么Galois结构可能会更快。如果您在FPGA中实现它，它可能并不重要。

如果您在FPGA中实现它，它确实很重要。移位寄存器的最大时钟频率主要由电路的最大传播延迟决定。Fibonacci LFSR必须将多个位异或在一起，需要级联的2输入异或门或多输入异或门，而Galois LFSR使用2输入异或门，因此它们的传播延迟最小，并且可以以更快的频率运行

---

如果一次使用多个位，则斐波那契LFSR的优点是，接下来的N个位在移位寄存器中立即可见，因为所有移位寄存器级（第一个除外）仅从前一级获取输入。

我不同意Jason的观点。现代FPGA使用通常支持6个输入逻辑功能的LUT。因此，无论Galois需要2输入XOR，还是Fibonacci需要3或4输入XOR，都需要一个LUT，并且延迟是相同的。即使在ASIC中，逻辑门实际上会有所不同，现在使用的小几何图形受互连延迟的影响比门延迟的影响更大。除非您试图从设计中挤出每一皮秒，否则这两种实现之间不应该有明显的区别。如果使用FPGA，我想您不会看到任何区别。

谢谢您的解释。（我想把你的回答也标记为一个答案，但我只能标记一个；这也非常有帮助！）我同意这可能很重要。然而，我认为仍然有一些重要的情况，斐波那契LFSR实际上在面积和时序性能方面都更好（在FPGA或ASIC中）。例如，2抽头LFSR（由于价格便宜而被广泛使用）需要两个用于Galois的2输入XOR，但对于Fibonacci只有一个2输入XOR。。。在某些FPGA中，LUT的输入具有不同的延迟（在皮秒级IIRC），因此限制2个输入仍然有帮助