Vhdl FFT v7.1斯巴达Mimas V2开发板的LOC约束

Vhdl FFT v7.1斯巴达Mimas V2开发板的LOC约束,vhdl,fpga,xilinx,Vhdl,Fpga,Xilinx,错误:MapLib:30-xn_索引上的LOC约束D7无效:上没有此类站点 这个装置。要绕过此错误,请设置环境变量 “XIL_MAP_LOCWARN”。 错误:MapLib:30-xn_索引上的LOC约束F7无效:上没有此类站点 这个装置。要绕过此错误,请设置环境变量 “XIL_MAP_LOCWARN”。 错误:MapLib:30-xn_索引上的LOC约束E7无效:上没有此类站点 这个装置。要绕过此错误,请设置环境变量 “XIL_MAP_LOCWARN”。 错误:MapLib:30-xn_索引上

错误:MapLib:30-xn_索引上的LOC约束D7无效:上没有此类站点 这个装置。要绕过此错误,请设置环境变量 “XIL_MAP_LOCWARN”。 错误:MapLib:30-xn_索引上的LOC约束F7无效:上没有此类站点 这个装置。要绕过此错误,请设置环境变量 “XIL_MAP_LOCWARN”。 错误:MapLib:30-xn_索引上的LOC约束E7无效:上没有此类站点 这个装置。要绕过此错误,请设置环境变量 “XIL_MAP_LOCWARN”。 错误:MapLib:30-xn_索引上的LOC约束D5无效:上没有此类站点 这个装置。要绕过此错误,请设置环境变量 “XIL_MAP_LOCWARN”。 错误:MapLib:30-xk_索引上的LOC约束B13无效:上没有此类站点 这个装置。要绕过此错误,请设置环境变量 “XIL_MAP_LOCWARN”。 错误:MapLib:30-xk_索引上的LOC约束A13无效:上没有此类站点 这个装置。要绕过此错误,请设置环境变量 “XIL_MAP_LOCWARN”


查看包装手册第67页,我可以看到,XC6LX9的一些引脚F7和E7至少显示为无连接。这意味着它们没有连接到你的芯片上

编辑:同上A13。 引脚B13和D5是接地引脚,D7是VCCO电源引脚。。。 见上述文件第280页的图表

因此,看起来您使用的UCF文件来自其他项目,对于您的主板上的芯片完全不正确,您必须为您的项目选择不同的管脚分配


这表明您显然是在移植来自其他FPGA板的设计,因此您需要确保板上实际存在您需要的任何外部硬件,并根据UCF文件中的板手册使用连接到的管脚。

而您的要求在这里并不明显。您的错误似乎表明您指定的管脚在目标设备上找不到。您是否检查了安装到该设备的特定FPGA包上的管脚名称?您是否选择了正确的封装类型,而不是类似于项目设置中引脚编号为1到208的PQ208?查看文件,我们看到D7为VCCO_0,F7、E7、A13未连接到封装上,D5和B13为接地。您的约束似乎留下了一些需要改进的地方。